El tamaño de un transistor se mide por la longitud de su canal de puerta. Según la física actual, un transistor de silicio no puede tener un canal menor de cinco nanómetros. Para bajar de esta cifra hay que usar otras tecnologías, como los transistores de nanotubos de carbono. Se publica en Science el primer transistor 1D2D-FET con un canal de puerta de solo un nanómetro. La parte 1D del nombre corresponde a un nanotubo de carbono, la parte 2D es una bicapa de disulfuro de molibdeno (MoS₂) monoatómico y la parte FET a que el transistor es compatible con la tecnología MOSFET.

Increíble, sin embargo, hay que tener cuidado. La definición de canal de puerta en este tipo de transistores 1D2D-FET es diferente a un transistor MOSFET convencional. No se trata de algo físico que podemos ver al microscopio electrónico. Para estimar la longitud efectiva del canal de puerta hay que usar simulaciones por ordenador. En el estado OFF del transistor 1D2D-FET se estima que el canal tiene ~4 nm y es en el estado ON cuando se alcanza ~1 nm; un titular más riguroso para esta noticia es que se ha logrado un transistor tipo FET con canal de puerta menor de 5 nm.

El artículo es Sujay B. Desai, Surabhi R. Madhvapathy, …, Ali Javey, «MoS₂ transistors with 1-nanometer gate lengths,» Science 354: 99-102 (07 Oct 2016), doi: 10.1126/science.aah4698. Recomiendo leer «Smallest Transistor Ever,» Science Bulletin, 07 Oct 2016.

Los transistores 2D-FET fabricados una puerta de MoS₂ prometen ser el reemplazo de los transistores de silicio. Sin embargo, no se ha logrado que su canal baje de cinco nanómetros. Por ello, el nuevo artículo ha usando un nanotubo de carbono colocado bajo la puerta para lograr un transistor 1D2D-FET con una puerta de solo un nanómetro. Estas fotografías muestran el diseño del dispositivo, con el canal de puerta entre la fuente (S) y el drenador (D), conectando los dos terminales externos de puerta (G).

El canal del transistor se encuentra entre el nanotubo de carbono de una sola capa (SWCNT) y varias capas de MoS₂ (el canal tiene ~1 nm cuando hay solo dos capas, pero como muestra esta microfotografía el número de capas varía por el proceso de fabricación). El dielétrico usado como puerta es de ZrO₂ y el nanotubo de carbono está colocado sobre un sustrato de 50-nm SiO₂/Si. La fabricación de este tipo de dispositivos es muy complicada, más próxima al arte que a la tecnología. Con seguridad hay muy pocas personas en el mundo capaces de lograrlo.

Las características eléctricas del transistor 1D2D-FET son excelentes incluso a temperatura ambiente. Estas figuras muestran las características I_D–V_DS para diferentes valores de V_GS y un valor fijo V_BS = 5 V. Quien conozca el funcionamiento de los transistores FET reconocerá dichas curvas fácilmente. La parte de abajo de esta figura muestra las simulaciones por ordenador que permiten estimar la longitud efectiva del canal de puerta en los estados OFF y ON. En el estado OFF se estima L_EFF ~ L_G = 3,9 nm, y en el estado ON se estima L_EFF ~ L_G = 1 nm.

Un punto que me gustaría destacar, para que nadie se confunda, es que el transistor completo tiene un tamaño mayor de la longitud del canal. Más aún, en los prototipos fabricados su tamaño es enorme comparado con un transistor de la CPU de tu ordenador. Siendo el canal el elemento clave que limita el tamaño final de integración del transistor se ha buscado que sea inferior a 5 nanómetros. Futuros avances lograrán reducir el tamaño completo del transistor.

Tampoco me gustaría olvidar el gran problema de los transistores 1D-FET con nanotubos de carbono (los primeros prototipos son de 1998). Colocarlo en su sitio es muy difícil con las tecnologías actuales y para su fabricación en masa serán necesarios muchos avances futuros (no veo fácil que se logre en menos de una década, pues en la última década se ha avanzado muy poco). Por tanto, es posible que avances en otras tecnologías conviertan a estos transistores 1D2D-FET en una promesa incumplida. Como es obvio, espero errar en mi predicción.